日期時(shí)間:
碳納米晶體管材料新進(jìn)展!臺(tái)積電斯坦福大學(xué)等研發(fā)柵極電介質(zhì)新工藝
責(zé)編:李曉燕 發(fā)布時(shí)間:2020-12-21 14:40:09 瀏覽次數(shù):

   智東西12月15日消息,近日在IEEE電子器件會(huì)議(IEDM)上,臺(tái)積電、加州大學(xué)圣地亞哥分校、斯坦福大學(xué)的工程師介紹了一種新的制造工藝,能夠更好地控制碳納米晶體管沉積高K電介質(zhì),這種控制對(duì)于確保晶體管在需要時(shí)完全關(guān)閉至關(guān)重要。

 

   簡(jiǎn)單地說(shuō),該研究團(tuán)隊(duì)發(fā)明了一種制造柵極電介質(zhì)的新工藝。柵極電介質(zhì)是一種在柵電極和晶體管溝道區(qū)之間的絕緣層,在工作時(shí),柵極處的電壓會(huì)在溝道區(qū)中形成電場(chǎng),從而切斷電流。

 

   近年來(lái),人們對(duì)碳納米晶體管的興趣越來(lái)越高,主要原因在于它們有可能做到比硅晶體管縮得更小,并提供了一種比硅晶體管更容易制造出多層電路的方法。得益于一系列發(fā)展,如今的碳納米管也逐漸接近硅的功能。

 

   但幾十年來(lái),隨著硅晶體管尺寸逐漸縮小,由二氧化硅制成的絕緣層必須變得越來(lái)越薄,以便用更少的電壓來(lái)控制電流,從而降低能耗。最終,絕緣屏障變得非常薄,薄到電荷都可以穿過(guò)它,從而導(dǎo)致電流泄漏、浪費(fèi)能量。

 

   因此,如何解決晶體管的漏電和能量浪費(fèi)等問(wèn)題,也是行業(yè)一直研究的重要方向。

 

   一、以往的二氧化鉿新介電材料仍存在問(wèn)題

 

   十多年前,硅半導(dǎo)體行業(yè)通過(guò)改用一種新的介電材料——二氧化鉿(hafnium dioxide,HfO2)解決了這一問(wèn)題。

 

   與二氧化硅相比,二氧化鉿具有較高的介電常數(shù)(High-K),意味著一個(gè)相對(duì)較厚的高K電介層在電氣上等效于一個(gè)非常薄的氧化硅層。

 

   盡管研究人員們希望在碳納米管晶體管中使用二氧化鉿來(lái)形成柵極電介質(zhì),但碳納米管有一個(gè)問(wèn)題是——它們無(wú)法在按比例縮小的設(shè)備所需薄層中形成高K電介質(zhì)。

 

   高K電介質(zhì)如何形成?它的沉積方法稱為原子層沉積。顧名思義,它是一種在硅的表面自然形成的氧化層,像原子一樣薄。但它一次只能構(gòu)建一個(gè)原子層,并需要一個(gè)能夠形成沉積的“基座”。

 

   但由于二氧化碳和一氧化碳都屬于氣體,碳納米管并沒有能形成沉積的“立足點(diǎn)”,無(wú)法自然形成氧化層。同時(shí),納米管中任何可能導(dǎo)致所需“懸掛鍵”的缺陷都會(huì)限制其傳導(dǎo)電流的能力。

 

   懸掛鍵是一種化學(xué)鍵,一般晶體因晶格在表面處突然終止,在表面的最外層的每個(gè)原子將有一個(gè)未配對(duì)的電子,即有一個(gè)未飽和的鍵,這個(gè)鍵稱為懸掛鍵。


 圖片1納米.jpg

▲納米管(中心微弱的圓)和晶體管柵極(頂部的黑色部分)

 

   二、形成高K電介質(zhì)新解法:二氧化鉿與氧化鋁結(jié)合

 

  “形成高K電介質(zhì)一直是一個(gè)大問(wèn)題。”臺(tái)積電首席科學(xué)家、斯坦福大學(xué)教授黃漢森談到,必須基本上將比納米管更厚的氧化物傾倒在納米管頂部,而不是倒在縮小的晶體管中。

 

   他認(rèn)為,如果要弄清楚為什么會(huì)出現(xiàn)這個(gè)問(wèn)題,可以把柵極電壓的作用想象成用腳踩在花園的水管上,嘗試阻止水從水管中流過(guò),但如果在腳和水管之間放一堆枕頭(類似一個(gè)厚的氧化物),想要阻止水流經(jīng)過(guò)就會(huì)變得更加困難。

 

   臺(tái)積電的Matthias Passlack和加州大學(xué)圣地亞哥分校的Andrew Kummel教授提出了一個(gè)解決方案,就是將二氧化鉿的原子層沉積與沉積中間的介電常數(shù)材料氧化鋁(Al2O3)結(jié)合起來(lái)。

 

   氧化鋁是使用加州大學(xué)圣地亞哥分校發(fā)明的納米霧工藝沉積的。像水蒸氣凝結(jié)形成霧一樣,氧化鋁凝結(jié)成簇覆蓋在納米管表面,以便二氧化鉿可以將表面的電介質(zhì)作為立足點(diǎn),開始進(jìn)行原子層沉積。

 

   這兩種介質(zhì)的綜合電學(xué)特性使該團(tuán)隊(duì)能夠在只有15nm寬的柵極下,制造出厚度小于4nm的柵極電介質(zhì),最終得到的器件與硅CMOS器件具有相似的I/O電流比特性。同時(shí)仿真表明,即使是具有更薄柵極電介質(zhì)的小器件也能正常工作。

 

圖片2納米.jpg

 

   三、碳納米管超越硅晶體管仍有一定距離

 

   但在碳納米管器件能夠與硅晶體管相媲美之前,還有很多工作需要完成。目前,盡管一些問(wèn)題已得到解決,但尚未整合到單個(gè)設(shè)備中。

 

   例如,黃漢森提出的設(shè)備中單個(gè)納米管限制了晶體管可以驅(qū)動(dòng)的電流。他也提到,要讓多個(gè)相同的納米管完美對(duì)齊一直是個(gè)挑戰(zhàn)。

 

   但在近期,北京大學(xué)彭連茂教授的實(shí)驗(yàn)室研究人員成功通過(guò)技術(shù)讓每微米排列了250個(gè)碳納米管,這意味著相應(yīng)的解決方案可能很快就會(huì)出現(xiàn)。

 

   另一個(gè)問(wèn)題是設(shè)備的金屬電極和碳納米管之間的電阻,特別是當(dāng)這些觸點(diǎn)的尺寸縮小接近至當(dāng)下先進(jìn)硅芯片使用的尺寸時(shí)。

 

   去年,黃漢森教授的學(xué)生Greg Pitner(現(xiàn)為臺(tái)積電研究員及IEDM研究的主要作者)報(bào)告了一種方法,可以將一種接觸類型(P型)的電阻降低到只有10nm接觸理論極限的兩倍以內(nèi)。

 

   但碳納米管的N型觸點(diǎn)還未達(dá)到類似的性能水平,同時(shí)CMOS邏輯芯片也包含兩種類型。

 

   還有一個(gè)問(wèn)題是需要摻雜碳納米管以增加?xùn)艠O兩邊的載流子數(shù)量,主要在硅中通過(guò)用其他元素替換晶格中的一些原子來(lái)實(shí)現(xiàn)。

 

   但這在碳納米管中是行不通的,因?yàn)檫@會(huì)破壞結(jié)構(gòu)的電子能力。相反,碳納米管晶體管使用的是靜電摻雜。在這種情況下,介電層的成本會(huì)被有意地操縱,以將電子抽出來(lái)或?yàn)榧{米管提供電子。

 

   黃漢森提到,他以前的學(xué)生Rebecca Park在該層中使用氧化鉬取得了很好效果。

 

   結(jié)語(yǔ):半導(dǎo)體晶體管創(chuàng)新任重道遠(yuǎn)

 

   隨著近年來(lái)摩爾定律逐漸放緩,行業(yè)也一直嘗試從材料、封裝、工藝等不同方向來(lái)探索晶體管進(jìn)一步創(chuàng)新發(fā)展的可能性。

 

   但目前看來(lái),盡管每個(gè)研究方向都有了一定的進(jìn)展,但它們的可行性離真正落地還有較遠(yuǎn)的距離。如何將這些創(chuàng)新成果更好地結(jié)合在一起,以開發(fā)出超越硅的技術(shù),研究人員們想要實(shí)現(xiàn)的這一未來(lái)仍任重道遠(yuǎn)。
                                                                                                                                                            (來(lái)源:智東西)